

МЕЖГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ
«БЕЛОРУССКО-РОССИЙСКИЙ УНИВЕРСИТЕТ»

Кафедра «Физические методы контроля»

СХЕМОТЕХНИКА ЦИФРОВЫХ УСТРОЙСТВ

*Методические рекомендации к практическим занятиям
для магистрантов специальности 7-06-0716-03 «Приборостроение»
дневной и заочной форм обучения*



Могилев 2025

УДК 621.37:004
ББК 32.844
С92

Рекомендовано к изданию
учебно-методическим отделом
Белорусско-Российского университета

Одобрено кафедрой «Физические методы контроля» «12» декабря 2024 г.,
протокол № 4

Составитель канд. техн. наук, доц. А. А. Афанасьев

Рецензент канд. техн. наук, доц. Н. В. Герасименко

В методических рекомендациях рассмотрены вопросы проектирования цифровых электронных устройств на современной элементной базе, принципы их работы, приведены примеры проектирования типовых схем цифровых устройств и моделирования их работы в Multisim, задачи для самостоятельной работы. Составлены в соответствии с рабочей программой по дисциплине «Схемотехника цифровых устройств» для магистрантов специальности 7-06-0716-03 «Приборостроение» дневной и заочной форм обучения.

Учебное издание

СХЕМОТЕХНИКА ЦИФРОВЫХ УСТРОЙСТВ

Ответственный за выпуск	А. В. Хомченко
Корректор	А. А. Подошевка
Компьютерная верстка	Н. П. Полевничая

Подписано в печать	. Формат 60×84/16. Бумага офсетная. Гарнитура Таймс.
Печать трафаретная. Усл. печ. л.	. Уч.-изд. л. . Тираж 16 экз. Заказ №

Издатель и полиграфическое исполнение:
Межгосударственное образовательное учреждение высшего образования
«Белорусско-Российский университет».
Свидетельство о государственной регистрации издателя,
изготовителя, распространителя печатных изданий
№ 1/156 от 07.03.2019.
Пр-т Мира, 43, 212022, г. Могилев.

© Белорусско-Российский
университет, 2025

Содержание

1 Расчет импульсных устройств на основе операционных усилителей. Моделирование их работы в Multisim.....	4
2 Методика расчета аналоговых компараторов. Моделирование их работы в Multisim	6
3 Методика проектирования структурных, функциональных и принципиальных схем цифровых электронных устройств.....	9
4 Моделирование работы в среде Multisim логических элементов	11
5 Моделирование работы в среде MultiSim дешифраторов, мультиплексоров, сумматоров	13
6 Моделирование в среде MultiSim работы генераторов импульсов	17
7 Проектирование и моделирование в среде Multisim работы RS- и D-триггеров.....	18
8 Проектирование и моделирование в среде Multisim работы JK-триггеров	23
9 Проектирование и моделирование в среде MultiSim работы регистров	25
10 Проектирование и моделирование в среде Multisim работы двоичных счетчиков импульсов	27
11 Проектирование и моделирование в среде Multisim работы двоично-десятичных счетчиков импульсов.....	29
12 Проектирование и моделирование работы в среде MultiSim схем с использованием запоминающих устройств	30
13 Проектирование и моделирование в среде MultiSim схем с использованием АЦП и ЦАП.....	34
14 Проектирование схем подключения к процессорному устройству аналоговых и дискретных датчиков	39
15 Проектирование схем подключения к процессорному устройству индикаторов и дисплеев	41
16 Проектирование схем подключения к процессорному устройству исполнительных устройств	45
Список литературы	48

1 Расчет импульсных устройств на основе операционных усилителей. Моделирование их работы в Multisim

Краткие теоретические сведения.

Импульсными устройствами называют генераторы электрических колебаний, преобразующие энергию источника постоянного тока в энергию переменного тока требуемой формы. В зависимости от формы выходного напряжения различают генераторы гармонических колебаний и генераторы негармонических колебаний (импульсные или релаксационные генераторы).

Независимо от формы выходного напряжения любой генератор может работать в одном из двух режимов: режиме автоколебаний или режиме запуска внешними импульсами. Генератор, работающий в режиме автоколебаний, обычно называют *автогенератором*. Генератор, вырабатывающий в режиме автоколебаний последовательность прямоугольных импульсов, называют *мультивибратором*. Выходное переменное напряжение формируется на выходе автогенератора сразу после подключения напряжения питания и не требует для начала работы подачи внешнего управляющего воздействия.

На рисунке 1.1 приведена схема генератора прямоугольных импульсов на операционном усилителе (ОУ) DA1.




Рисунок 1.1 – Схема генератора прямоугольных импульсов на ОУ

Период следования импульсов этого генератора

$$T = 2 \cdot C1 \cdot R1 \cdot \ln(1 + 2 \cdot R3/R2).$$

На рисунке 1.2 приведена схема в Multisim для исследования работы этого генератора. С учетом числовых значений параметров элементов, приведенных на этом рисунке,

$$T = 2 \cdot 10 \cdot 10^{-9} \cdot 1 \cdot 10^3 \cdot \ln(1 + 2 \cdot 10 \cdot 10^3 / 10 \cdot 10^3) = 21,972 \cdot 10^{-6} \text{ с.}$$

Тогда частота следования импульсов на выходе генератора

$$F = 1/T = 1/ 21,972 \cdot 10^{-6} \text{ с} = 45,5 \text{ кГц},$$

что и отображается на дисплее частотомера XFC1.




Рисунок 1.2 – Схема для исследования работы генератора прямоугольных импульсов на ОУ в Multisim

Изменение параметра одного из элементов, например, увеличение сопротивления $R1$ в 10 раз, приводит к уменьшения частоты генерируемых импульсов во столько же раз, что и показывает частотомер XFC1 (рисунок 1.3).




Рисунок 1.3 – Схема для исследования работы генератора прямоугольных импульсов на ОУ в Multisim с измененным параметром $R1$

К изменению частоты выходных импульсов приводит и изменение ёмкости $C1$ генератора (рисунок 1.4). Результаты моделирования работы генератора прямоугольных импульсов на ОУ позволяют сделать вывод, что он может быть использован для совместной работы с резистивными или емкостными датчиками для измерения неэлектрических величин путём преобразования их в частоту.




Рисунок 1.4 – Схема для исследования работы генератора прямоугольных импульсов на ОУ в Multisim с переменными параметрами $R1$ и $C1$

Задачи для самостоятельного решения.

Задача 1. Рассчитайте период следования импульсов на выходе генератора на ОУ (см. рисунок 1.2), если $C1 = 1$ нФ, $R1 = 1,5$ кОм, $R3 = R4 = 3$ кОм.

Задача 2. Рассчитайте частоту следования импульсов на выходе генератора на ОУ (см. рисунок 1.3), если $C1 = 3$ нФ, $R1 = 3$ кОм, $R3 = R4 = 12$ кОм.

Задача 3. В каком диапазоне будет изменяться частота следования импульсов на выходе генератора на ОУ (см. рисунок 1.4), если $C1$ будет изменяться от 250 до 350 пФ, а $R1 = 30$ кОм, $R2 = R3 = 15$ кОм.

2 Методика расчета аналоговых компараторов. Моделирование их работы в Multisim

Пример решения типовой задачи.

Задача. Разработать электрическую принципиальную схему компаратора с гистерезисом на основе микросхемы операционного усилителя К574УД2 с напряжением срабатывания $U_{срб} = 6,7$ В для преобразования входного синусоидального сигнала с амплитудой $\pm U_{a, \max} = 11,5$ В. Нарисовать в масштабе временные диаграммы входных и выходного сигналов. Период синусоидального сигнала взять произвольно без указания её числового значения на

временных диаграммах.

Решение

Схема компаратора с гистерезисом показана на рисунке 2.1.




Рисунок 2.1 – Компаратор с гистерезисом на ОУ

Напряжение $U_{вх}$, подаваемое на вход компаратора, сравнивается с напряжением $U_{сраб}$, которое рассчитывается по формуле

$$U_{сраб} = U_{вых.мах.ОУ} \cdot R1 / (R1 + R2).$$

Оно поступает по цепи обратной связи с выхода операционного усилителя на его неинвертирующий вход.

Изменение напряжения $U_{вых}$ на выходе компаратора описывается выражением

$$U_{вых} = K_{у.ОУ} \cdot (U_{сраб} - U_{вх}),$$

где $K_{у.ОУ}$ – коэффициент усиления операционного усилителя (определяется из паспортных данных указанной микросхемы ОУ. Для микросхемы К574УД2 $K_{у.ОУ} = 25000$).

Так как $K_{у.ОУ} = 25000$, то даже незначительная разность $(U_{сраб} - U_{вх})$, равная единицам милливольт, приводит к скачкообразному установлению на выходе ОУ максимального выходного напряжения $U_{вых.мах.ОУ} = \pm 10$ В. Поэтому

$$U_{вых} = \pm U_{вых.мах.ОУ} = K_{у.ОУ} \cdot (U_{сраб} - U_{вх}).$$

Знак $U_{вых}$ определяется разностью $(U_{сраб} - U_{вх})$.

Зададимся сопротивлением одного из резисторов, например $R1$, и рассчитаем величину сопротивления резистора $R2$.

Возьмем $R1 = 8,2$ кОм.

$$R2 = (U_{\text{вых.max.ОУ}} \cdot R1 - U_{\text{сраб}} \cdot R1) / U_{\text{сраб}} = (10 \cdot 8,2 - 6,7 \cdot 8,2) / 6,7 = 4,04 \text{ кОм.}$$

Выбираем стандартное сопротивление $R2 = 3,9 \text{ кОм.}$

Временные диаграммы входных и выходного сигналов компаратора приведены на рисунке 2.2. Моделирование работы разработанного компаратора в Multisim выполнить самостоятельно.




Рисунок 2.2 – Временные диаграммы входных и выходного сигналов компаратора

Задачи для самостоятельного решения.

Задача 1. Разработать электрическую принципиальную схему компаратора с гистерезисом на основе микросхемы операционного усилителя К140УД6 с напряжением срабатывания $U_{\text{сраб}} = 4,5 \text{ В}$ для преобразования входного синусоидального сигнала с амплитудой $\pm U_{a.\text{max}} = 12 \text{ В}$. Нарисовать в масштабе временные диаграммы входных и выходного сигналов. Период синусоидального сигнала взять произвольно без указания его числового значения на временных диаграммах. Выполнить моделирование работы компаратора в Multisim.

Задача 2. Разработать электрическую принципиальную схему компаратора с гистерезисом на основе микросхемы операционного усилителя К140УД8 с напряжением срабатывания $U_{\text{сраб}} = 3 \text{ В}$ для преобразования входного синусоидального сигнала с амплитудой $\pm U_{a.\text{max}} = 10 \text{ В}$. Нарисовать в масштабе временные диаграммы входных и выходного сигналов. Период синусоидального сигнала взять произвольно без указания его числового значения на временных диаграммах. Выполнить моделирование работы компаратора в Multisim.

3 Методика проектирования структурных, функциональных и принципиальных схем цифровых электронных устройств

Краткие теоретические сведения.

Современные цифровые измерительные приборы создаются на основе контроллеров, многие из которых имеют встроенные аналогоцифровые и цифроаналоговые преобразователи, флеш-память программ, оперативную память, электрически перепрограммируемую память для хранения результатов, средства связи с ЭВМ через USB-порт и другие блоки. Это позволяет создавать компактные высокопроизводительные и многофункциональные приборы для измерений, контроля и диагностики.

Рассмотрим пример разработки толщиномера. Для количественной оценки толщины покрытия металлической поверхности краской необходимо в процессе измерений выполнять вычислительные операции с использованием исходных данных, ранее полученных при градуировке прибора и сохраняемых в его постоянной памяти, и текущих результатов контроля. Для этого в приборе должны быть предусмотрены следующие режимы работы: градуировки, измерения, хранения результатов, вывод их на дисплей и передачу на другие устройства.

Для практической реализации этих операций в одном приборе разработаем электронный цифровой блок на основе 8-битного AVR контроллера ATMega32U4 с тактовой частотой 16 МГц. Он имеет встроенную флеш-память программ объемом 32 Кбайта, оперативную память объемом 2 Кбайта, память EEPROM объемом 1 Кбайт для хранения данных, обеспечивающую до 100000 циклов перезаписи, 10-разрядный АЦП. Диапазон питающих напряжений контроллера может изменяться от 2,7 до 5,5 В. Структурная схема такого прибора представлена на рисунке 3.1.




Рисунок 3.1 – Структурная схема цифрового измерительного прибора

Измерительный преобразователь (ИП) – датчик толщины покрытия, подключается к одному из аналоговых входов микроконтроллера (МК). С помощью клавиатуры (КЛ) осуществляется управление работой прибора в различных режимах. В проектируемом приборе предусмотрен обмен данными с

персональным компьютером (ПК) и вывод результатов измерений на устройство индикации (И).

Электрическая принципиальная схема прибора приведена на рисунке 3.2.




Рисунок 3.2 – Электрическая принципиальная схема цифрового прибора

В качестве устройства обработки данных использован микроконтроллер ATmega32U4 (DD1). Его работа обеспечивается вспомогательными элементами: кварцевым резонатором ZQ1, резистором R1, конденсаторами C1 и C2. Через разъём XS1 контроллер подключен к источнику питания. SB1 – кнопка сброса (перезапуска программы). Через разъём XS3 осуществляется обмен данными с ПК.

ИП подключен к аналоговому входу PC1 (вывод 24) микросхемы микроконтроллера DD1 через разъём XS2.

Клавиатура подключена к аналоговому входу PC0 (вывод 23) микросхемы микроконтроллера DD1 и реализована на переключателях SB2...SB6 и резисторах R2, R5...R8.

Индикация результатов измерений осуществляется с помощью LCD-дисплея HG1 TC1602 размерностью две строки по 16 символов. Обмен данными с дисплеем осуществляется по шести цифровым портам МК DD1.

Задачи для самостоятельного решения.

Задача 1. Разработайте структурную и электрическую принципиальную схемы устройства для измерения температуры объекта на микроконтроллере ATmega328.

Задача 2. Разработайте структурную и электрическую принципиальную схемы турбидиметра на микроконтроллере ATmega32U4.

Задача 3. Разработайте структурную и электрическую принципиальную схемы для измерения влажности материала на микроконтроллере ATmega2650.

4 Моделирование работы в среде Multisim логических элементов

Краткие теоретические сведения.

Логические элементы (ЛЭ) предназначены для выполнения логических операций: логического сложения ИЛИ (дизъюнкции), логического умножения И (конъюнкции), логического отрицания НЕ (инверсии) (рисунок 4.1). Приведенные на рисунке 4.1 ЛЭ являются базовыми, на рисунке 4.2 – комбинированными.






Функция	Дизъюнкция	Конъюнкция	Инверсия																																				
Текстовая	ИЛИ (OR)	И (AND)	НЕ (NOT)																																				
Условная графическая (на зарубежных схемах)																																							
																																							
Аналитическая	$y = x_1 + x_2$	$y = x_1 \cdot x_2$	$y = \bar{x}$																																				
Табличная (истинности)	<table><tr><th>x_1</th><th>x_2</th><th>y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	x_1	x_2	y	0	0	0	0	1	1	1	0	1	1	1	1	<table><tr><th>x_1</th><th>x_2</th><th>y</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	x_1	x_2	y	0	0	0	0	1	0	1	0	0	1	1	1	<table><tr><th>x</th><th>y</th></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	x	y	0	1	1	0
x_1	x_2	y																																					
0	0	0																																					
0	1	1																																					
1	0	1																																					
1	1	1																																					
x_1	x_2	y																																					
0	0	0																																					
0	1	0																																					
1	0	0																																					
1	1	1																																					
x	y																																						
0	1																																						
1	0																																						

Рисунок 4.1 – Формы описания базовых логических функций

Для описания логических операций используется алгебра логики. Она широко применяется в теории цифровой техники, в которой используются устройства, имеющие два устойчивых состояния. При этом одно из состояний, соответствующее, например, высокому уровню напряжения, обозначается единицей («1»), а соответствующее низкому уровню напряжения – нулем («0»). Уровень выходного напряжения логического элемента зависит от уровня входных напряжений. Для наглядности выполнение логических операций описывают с помощью таблиц истинности для каждого логического элемента.

Следует отметить, что выполнение логических функций И, И-НЕ, ИЛИ, ИЛИ-НЕ подразумевают количество входных сигналов не менее двух, но их может быть и больше (например, 3, 4, 8).

На рисунках 4.3–4.8 представлены схемы в Multisim для исследования логических элементов 2ИЛИ, 2И, НЕ, 2ИЛИ-НЕ, И-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ.







Функция \ Функция	Функция Пирса	Функция Шеффера	Сложение по модулю 2																																													
Текстовая	ИЛИ-НЕ (NOR)	И-НЕ (NAND)	ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR)																																													
Условная графическая (на зарубежных схемах)																																																
																																																
Аналитическая	$y = \overline{x_1 + x_2}$	$y = \overline{x_1 \cdot x_2}$	$y = x_1 \oplus x_2$																																													
Табличная (истинности)	<table><tr><td>x_1</td><td>x_2</td><td>y</td></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	x_1	x_2	y	0	0	1	0	1	0	1	0	0	1	1	0	<table><tr><td>x_1</td><td>x_2</td><td>y</td></tr><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	x_1	x_2	y	0	0	1	0	1	1	1	0	1	1	1	0	<table><tr><td>x_1</td><td>x_2</td><td>y</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	x_1	x_2	y	0	0	0	0	1	1	1	0	1	1	1	0
	x_1	x_2	y																																													
0	0	1																																														
0	1	0																																														
1	0	0																																														
1	1	0																																														
x_1	x_2	y																																														
0	0	1																																														
0	1	1																																														
1	0	1																																														
1	1	0																																														
x_1	x_2	y																																														
0	0	0																																														
0	1	1																																														
1	0	1																																														
1	1	0																																														

Рисунок 4.2 – Формы описания комбинированных логических функций




Рисунок 4.3 – Схема в Multisim для исследования логического элемента 2ИЛИ




Рисунок 4.4 – Схема в Multisim для исследования логического элемента 2И




Рисунок 4.5 – Схема в Multisim для исследования логического элемента НЕ




Рисунок 4.6 – Схема для исследования логического элемента 2ИЛИ-НЕ




Рисунок 4.7 – Схема в Multisim для исследования логического элемента 2И-НЕ




Рисунок 4.8 – Схема в Multisim для исследования ЛЭ ИСКЛЮЧАЮЩЕЕ ИЛИ

Задачи для самостоятельного решения.

Задача 1. Нарисуйте условное обозначение логического элемента НЕ.

Задача 2. Нарисуйте условное обозначение логического элемента 2И-НЕ.

Задача 3. Нарисуйте условное обозначение логического элемента 2ИЛИ.

Задача 4. Нарисуйте условное обозначение логического элемента 3И.

Задача 5. Нарисуйте условное обозначение логического элемента 4И-НЕ.

Задача 6. Нарисуйте условное обозначение логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Задача 7. Составьте таблицу истинности для логического элемента 3И-НЕ.

Задача 8. Составьте таблицу истинности для логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Задача 9. Составьте таблицу истинности для логического элемента 3ИЛИ-НЕ.

5 Моделирование работы в среде MultiSim дешифраторов, мультиплексоров, сумматоров

Краткие теоретические сведения.

Дешифратором, или декодером (*Decoder*), называется цифровое устройство на логических элементах, имеющее при n информационных входах до 2^n выходов и осуществляющее преобразование параллельного двоичного числа в унитарный код. Унитарный означает такой способ представления числа, при котором величина числа определяется положением активного сигнала на множестве выходов. Выходы обычно пронумерованы десятичными числами. Для определения номера выхода необходимо осуществить преобразование двоичного числа, подаваемого на информационные входы дешифратора, в десятичное. Полученное десятичное число и определяет номер выхода, на котором формируется активный сигнал. На остальных его выходах сигналы будут пассивными. В большинстве современных дешифраторов активным является сигнал низкого уровня.

Дешифраторы относятся к устройствам комбинационного типа. Сигналы на выходах таких устройств зависят от сигналов на их входах. Такие устройства

не сохраняют предыдущее состояние после смены сигналов на входах, т. е. они не обладают памятью.

Примером дешифратора в интегральном исполнении является микросхема 74ALS138M (К555ИД7). Схема для моделирования его работы в Multisim приведена на рисунке 5.1.




Рисунок 5.1 – Схема в Multisim для моделирования работы дешифратора в интегральном исполнении 74ALS138M (К555ИД7)

С помощью клавиш *J2* подаются сигналы низкого уровня на входы *G2A*, *G2B* и сигнал высокого уровня на вход *G1*. Уровни подаваемых сигналов контролируются с помощью индикаторов *G1*, *G2A*, *G2B*.

С помощью клавиш *J1* подаются трёхразрядные двоичные числа на входы *A*, *B*, *C* *DD1*. На одном из выходов *Y0...Y7* дешифратора *DD1*, десятичный номер которого совпадает с его двоичным кодом, поданным на его входы *A*, *B*, *C*, формируется сигнал низкого уровня. Уровни сигналов на выходах дешифратора контролируются с помощью индикаторов *Y0...Y7*.

Мультиплексор представляет собой логическое устройство, используемое для последовательного опроса сигналов на его входах и передачи их на один выход (прямой или (и) инверсный).

Примером мультиплексора в интегральном исполнении является микросхема 74ALS151M (К155КП7). Микросхема 74ALS151M позволяет коммутировать данные от входов (*D0...D7*) на общую выходную линию *Y* (рисунок 5.2). Инверсный сигнал появляется на выводе *W*. Двоичный номер (адрес) подключаемого к выходу *Y* (*W*) входа *D0...D7* выбирается группой входов *A*, *B*, *C*. Передача данных с входов *D0...D7* на выходы *Y* и *W* разрешается сигналом низкого уровня на входе *G*.

Сумматором называют устройство, предназначенное для сложения много-разрядных двоичных чисел. Примером сумматора двоичных чисел является микросхема 7483N (К155ИМ3) (рисунок 5.3). Это быстродействующий полный сумматор.




Рисунок 5.2 – Схема в Multisim для моделирования работы мультиплексора в интегральном исполнении 74ALS151M (K155КП7)




Рисунок 5.3 – Сумматор 7483N (K155ИМ3)

Два четырехразрядных двоичных числа, подлежащих суммированию, подаются на его входы $A1...A4$ и $B1...B4$ соответственно. Сигнал переноса младшего разряда подается на вход $P0$. Сумма входных чисел появляется на выходах $S1...S4$. На выходе $P4$ формируется сигнал переноса в пятый разряд. Сумматор может работать с числами, представленными как в прямом, так и в обратном коде. Примеры работы сумматора приведены в таблице 5.1.

Таблица 5.1 – Примеры работы сумматора 7483N (K155ИМ3)

Данные на входах	Вход сумматора									Выход сумматора					Сумма
	A4	A3	A2	A1	B4	B3	B2	B1	P0	P4	S4	S3	S2	S1	
В прямом коде	1	1	0	0	1	0	1	1	1	1	0	0	0	0	24
	0	1	0	0	1	0	0	1	0	0	1	1	0	1	13
В обрат- ном коде	0	0	1	1	0	1	0	0	0	0	1	1	1	1	24
	1	0	1	1	0	1	1	0	1	1	0	0	1	0	13

Схема для моделирования работы сумматора 7483N (K155ИМ3) в Multisim приведена на рисунке 5.4.

Суммируемые числа и младший разряд переноса отображаются на индикаторах $A4...A1$, $B4...B1$ и $P0$. Результат суммирования и перенос в старший (пятый) разряд отображаются на индикаторах $P4$ и $S4...S1$.

Задача 1. Нарисуйте условное обозначение дешифратора в интегральном исполнении К555ИД7.

Таблица 5.2 – Таблица истинности дешифратора 74ALS138М (К555ИД7)

Вход дешифратора			Выход дешифратора							
C	B	A	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	0	0								
0	0	1								
0	1	0								
0	1	1								
1	0	0								
1	0	1								
1	1	0								
1	1	1								

Задача 4. По результатам моделирования в Multisim работы мультиплексора в интегральном исполнении К155КП7 составьте для него таблицу

истинности.

Задача 5. Нарисуйте условное обозначение сумматора в интегральном исполнении К155ИМ3.

Задача 6. По результатам моделирования в Multisim работы сумматора в интегральном исполнении 7483N (К155ИМ3) составьте для него таблицу истинности.

Задача 7. Составьте в Multisim и выполните моделирование работы сумматора на микросхемах 7483N (К155ИМ3) для сложения восьмиразрядных двоичных чисел.

6 Моделирование в среде MultiSim работы генераторов импульсов

Краткие теоретические сведения.

Генератор сигналов прямоугольной формы может быть создан на основе микросхемы К1006ВИ1. Одно из классических применений этой микросхемы – регулируемый генератор прямоугольных импульсов (рисунок 6.1).




Рисунок 6.1 – Схема генератора прямоугольных импульсов на К1006ВИ1

Резисторы $R1$, $R2$ и конденсатор $C1$ задают период следования импульсов. Изменяя параметр одного из этих элементов, можно плавно или дискретно изменять частоту следования импульсов.

Работа генератора описывается выражением

$$F_A = \frac{0,7}{(2 \cdot R1 + R2) \cdot C1}. \quad (6.1)$$

Пример схемы для моделирования работы генератора прямоугольных импульсов на микросхеме LMS555CH (К1006ВИ1) в Multisim приведен на рисунке 6.2.




Рисунок 6.2 – Схема в Multisim мультивибратора на микросхеме LMS555CH (K1006BI1)

Генератор треугольных импульсов может быть создан на основе генератора прямоугольных импульсов (рисунок 6.3).




Рисунок 6.3 – Схема в Multisim для моделирования работы генератора треугольных импульсов на основе генератора прямоугольных импульсов

Изменяя сопротивление $R5$ (см. рисунок 6.3) с помощью осциллографа XSC1, можно наблюдать за изменением амплитуды треугольных импульсов. По параметрам резисторов $R3$, $R4$ и $R5$ можно определить диапазон регулирования коэффициента усиления усилителя на $DA1$.

7 Проектирование и моделирование в среде Multisim работы RS- и D-триггеров

Краткие теоретические сведения.

Триггером называется устройство, обладающее двумя состояниями устойчивого равновесия и способное под воздействием внешнего управляющего сигнала переходить скачком из одного состояния в другое.

Как правило, триггер имеет два выхода: прямой Q и инверсный $\bar{Q}$. Состояние триггера определяется по прямому выходу Q . Если $Q = 1$, то триггер находится в единичном состоянии, или говорят, что триггер установлен. Если прямой выход $Q = 0$, то триггер находится в нулевом состоянии, или говорят, что триггер сброшен. Сигналы на выходах триггера всегда должны быть противоположными. При совпадении выходных сигналов устройство перестает работать в качестве триггера.

Число входов и их обозначение зависят от типа триггера и выполняемой функции:

- S, J – входы установки триггера в единичное состояние;
- R, K – входы установки триггера в нулевое состояние;
- T – счетный вход;
- D – вход приема одного бита информации;
- C – вход синхронизации;
- V – вход разрешения/запрета работы триггера.

По способу записи информации триггеры делятся на асинхронные и синхронные. В асинхронных триггерах информация, записанная в триггер, может изменяться в любой момент времени при изменении входных сигналов. В синхронных триггерах информация на выходах может изменяться только в определенные моменты времени, задаваемые дополнительным синхронизирующим сигналом, поступающим на вход синхронизации C . Синхронные триггеры делятся на одноступенчатые и двухступенчатые. В одноступенчатых триггерах запись информации происходит по фронту синхроимпульса, в двухступенчатых триггерах – по срезу синхроимпульса.

Различают следующие типы триггеров: асинхронные RS-триггеры, синхронные RS-триггеры, D-триггеры, JK-триггеры, T-триггеры. В основе всех типов триггеров лежит основной (базовый) асинхронный RS-триггер. Он может быть построен на двух логических элементах 2И-НЕ (рисунок 7.1) или 2ИЛИ-НЕ (рисунок 7.2).




Рисунок 7.1 – Асинхронный RS-триггер на ЛЭ 2И-НЕ (а) и его условное обозначение (б)




Рисунок 7.2 – Асинхронный RS-триггер на ЛЭ 2ИЛИ-НЕ (а) и его условное обозначение (б)

Работу триггеров обычно описывают с помощью таблиц истинности. Для асинхронного RS-триггера на логических элементах 2И-НЕ таблица истинности имеет следующий вид (таблица 7.1).

Таблица 7.1 – Таблица истинности асинхронного RS-триггера на ЛЭ 2И-НЕ

Вход		Выход		Выполняемая функция
$\bar{S}$	$\bar{R}$	Q^{t+1}	$\bar{Q}^{t+1}$	
1	1	Q^t	$\bar{Q}^t$	Хранение
0	1	1	0	Запись «1»
1	0	0	1	Запись «0»
0	0	1	1	Триггер не работает

Для асинхронного RS-триггера на ЛЭ 2ИЛИ-НЕ таблица истинности имеет следующий вид (таблица 7.2).

Таблица 7.2 – Таблица истинности асинхронного RS-триггера на ЛЭ 2ИЛИ-НЕ

Вход		Выход		Выполняемая функция
S	R	Q^{t+1}	$\bar{Q}^{t+1}$	
0	0	Q^t	$\bar{Q}^t$	Хранение
1	0	1	0	Запись «1»
0	1	0	1	Запись «0»
1	1	0	0	Триггер не работает

В ячейках таблицы Q^t и $\bar{Q}^t$ означает предыдущее состояние выходов триггера (до подачи входных сигналов), Q^{t+1} и $\bar{Q}^{t+1}$ – после подачи входных сигналов.

На рисунке 7.3 приведена схема синхронного RS-триггера на ЛЭ 2И-НЕ. Аналогичную схему имеет синхронный RS-триггер на ЛЭ 2ИЛИ-НЕ. Схема D-триггера приведена на рисунке 7.4.




Рисунок 7.3 – Синхронный RS-триггер на ЛЭ 2И-НЕ




Рисунок 7.4 – D-триггер на ЛЭ 2И-НЕ

На рисунке 7.5 приведена схема в Multisim для исследования асинхронного RS-триггера на ЛЭ 2И-НЕ.

На рисунке 7.6 приведена схема в Multisim для исследования работы синхронного RS-триггера на логических элементах 2И-НЕ, в таблице 7.3 описаны функции, выполняемые этим триггером.




Рисунок 7.5 – Схема в Multisim для исследования асинхронного RS-триггера на ЛЭ 2И-НЕ




Рисунок 7.6 – Схема в Multisim для исследования синхронного RS-триггера на ЛЭ 2И-НЕ

Таблица 7.3 – Таблица истинности синхронного RS-триггера на ЛЭ 2И-НЕ

Вход			Выход		Выполняемая функция
C	S	R	Q^{t+1}	$\overline{Q}^{t+1}$	
0	X	X	Q^t	$\overline{Q}^t$	Хранение
1	0	0	Q^t	$\overline{Q}^t$	Хранение
1	1	0	1	0	Запись «1»
1	0	1	0	1	Запись «0»
1	1	1	1	1	Триггер не работает

На рисунке 7.7 приведена схема в Multisim для исследования работы D-триггера на логических элементах 2И-НЕ, в таблице 7.4 описаны функции, выполняемые этим триггером.

На рисунке 7.8 приведена схема в Multisim для исследования работы двухступенчатого D-триггера на логических элементах И-НЕ с дополни-

тельным входом R для асинхронного сброса триггера, в таблице 7.5 описаны функции, выполняемые этим триггером.




Рисунок 7.7 – Схема в Multisim для исследования D-триггера на логических элементах 2И-НЕ

Таблица 7.4 – Таблица истинности D-триггера на логических элементах 2И-НЕ

Вход		Выход		Выполняемая функция
C	D	Q^{t+1}	$\overline{Q}^{t+1}$	
0	X	Q^t	$\overline{Q}^t$	Хранение
1	1	1	0	Запись «1»
1	0	0	1	Запись «0»




Рисунок 7.8 – Схема в Multisim двухступенчатого D-триггера на логических элементах И-НЕ с дополнительным входом R для асинхронного сброса триггера

Триггер, изображенный на рисунке 7.8, можно в Multisim представить в виде иерархического блока (рисунок 7.9).

Таблица 7.5 – Таблица истинности двухступенчатого D-триггера

Вход			Выход		Выполняемая функция
C	D	R	Q^{t+1}	$\overline{Q}^{t+1}$	
0	X	1	Q^t	$\overline{Q}^t$	Хранение
1/0	1	1	1	0	Запись «1»
1/0	0	1	0	1	Запись «0»
X	X	0	0	1	Запись «0» («Сброс»)




Рисунок 7.9 – Преобразование в Multisim двухступенчатого D-триггера (см. рисунок 7.8) в иерархический блок

Задачи для самостоятельного решения.

Задача 1. Нарисуйте схему асинхронного RS-триггера на логических элементах 2И-НЕ. Опишите назначение его входов и выходов.

Задача 2. Нарисуйте схему синхронного RS-триггера на логических элементах 2И-НЕ. Опишите назначение его входов и выходов.

Задача 3. Нарисуйте схему D-триггера на логических элементах 2И-НЕ.

Задача 4. Нарисуйте схему двухступенчатого D-триггера на логических элементах И-НЕ. Опишите назначение его входов и выходов.

Задача 5. Нарисуйте схему синхронного RS-триггера на логических элементах 2ИЛИ-НЕ. Опишите назначение его входов и выходов.

Задача 6. Нарисуйте схему двухступенчатого D-триггера, преобразованного в Т-триггер.

8 Проектирование и моделирование в среде Multisim работы JK-триггеров

Краткие теоретические сведения.

На рисунке 8.1 приведена схема в Multisim для исследования работы двухступенчатого JK-триггера на логических элементах И-НЕ, в таблице 8.1 описаны функции, выполняемые этим триггером.

На рисунке 8.2 приведена схема в Multisim для исследования работы двухступенчатого JK-триггера, преобразованного в Т-триггер и работающего в качестве делителя частоты входных импульсов на два.




Рисунок 8.1 – Схема в Multisim двухступенчатого JK-триггера на логических элементах И-НЕ

Таблица 8.1 – Таблица истинности двухступенчатого JK-триггера

Вход			Выход		Выполняемая функция
C	J	K	Q^{t+1}	$\overline{Q}^{t+1}$	
0	X	X	Q^t	$\overline{Q}^t$	Хранение
1/0	1	0	1	0	Запись «1»
1/0	0	1	0	1	Запись «0»
1/0	1	1	$\overline{Q}^t$	Q^t	Переключение




Рисунок 8.2 – Схема в Multisim двухступенчатого JK-триггера, работающего в качестве делителя частоты входных импульсов на два

Задачи для самостоятельного решения.

Задача 1. Нарисуйте схему двухступенчатого JK-триггера на логических элементах И-НЕ. Опишите назначение его входов и выходов.

Задача 2. Нарисуйте схему двухступенчатого JK-триггера на логических элементах И-НЕ с дополнительным входом R для асинхронного сброса триггера.

Задача 3. Нарисуйте схему двухступенчатого JK-триггера на логических элементах И-НЕ с дополнительным входом R для асинхронного сброса триггера и преобразованного в Т-триггер.

Задача 4. Создайте иерархический блок на основе схемы двухступенчатого JK-триггера на логических элементах И-НЕ с дополнительным входом R для асинхронного сброса триггера.

9 Проектирование и моделирование в среде MultiSim работы регистров

Краткие теоретические сведения.

Регистр – устройство для записи, хранения и считывания n -разрядных двоичных чисел и выполнения других операций над ними. Регистр представляет собой упорядоченный набор триггеров, обычно D-триггеров, число которых соответствует числу разрядов в двоичном числе.

Типичными являются следующие операции с регистрами:

- *приём* двоичного числа в регистр (установка);
- *передача* двоичного числа из регистра;
- *сдвиг* на заданное число разрядов в сдвиговых регистрах;
- *преобразование* последовательного кода двоичного числа в параллельный и обратно;
- *установка* регистра в начальное состояние (сброс).

Регистры различают по типу ввода (загрузки, приёма) и вывода (выгрузки, выдачи) двоичного числа:

- с последовательным вводом и выводом;
- с параллельным вводом и выводом;
- с параллельным вводом и последовательным выводом;
- с последовательным вводом и параллельным выводом.

На рисунке 9.1 приведена схема в Multisim для исследования работы 4-разрядного регистра на двухступенчатых D-триггерах (см. рисунок 7.9).

В этом регистре осуществляется параллельный ввод и вывод 4-разрядного двоичного числа. Записываемое в регистр 4-разрядное двоичное число $D_3...D_0$ устанавливается переключателями в блоке J_1 . С помощью клавиши J_2 на вход синхронизации («Вход С») подается сигнал разрешения записи числа $D_3...D_0$ в регистр. После этого записанное в регистр число появляется на прямых выходах $Q_3...Q_0$ D-триггеров. С помощью клавиши J_3 можно выполнить сброс триггеров (записать в триггеры нули).

На рисунке 9.2 приведена схема в Multisim для исследования работы 8-разрядного регистра 74198N (K155ИР13) в интегральном исполнении. Изменяя положение переключателей в блоке S_1 , можно установить один из сле-

дующих режимов работы регистра: параллельной загрузки, сдвига влево, сдвига вправо, хранения.




Рисунок 9.1 – Схема в Multisim для исследования работы 4-разрядного регистра на двухступенчатых D-триггерах

С помощью переключателей $S4$ формируется записываемое в регистр 8-разрядное двоичное число $D7...D0$, которое подается на входы $H...A$ регистра $DD1$ в режиме параллельной загрузки. С помощью нижнего переключателя $S3$ подается на вход CLR сигнал разрешения записи этого числа в регистр. После этого записанное в регистр число появляется на выходах $QH...QA$ триггеров.

Двоичное число в режиме сдвига подается в регистр через вход R (со сдвигом вправо) или на вход L (со сдвигом влево).




Рисунок 9.2 – Схема в Multisim для исследования работы 8-разрядного комбинированного регистра 74198N (K155ИР13)

Задачи для самостоятельного решения.

Задача 1. Из электронного справочника запишите в отчет паспортные данные микросхемы 74198N (K155ИР13), изучите назначение её выводов и режимы работы. Как они задаются?

Задача 2. Сигналами на каких входах задается режим работы регистра 74198N (K155ИР13)?

Задача 3. В каких режимах может работать регистр 74198N (K155ИР13)?

10 Проектирование и моделирование в среде Multisim работы двоичных счетчиков импульсов

Краткие теоретические сведения.

Счетчиком называют цифровое устройство, обеспечивающее подсчет числа электрических импульсов. Коэффициент пересчета счетчика $K_{сч}$ равен минимальному числу импульсов, поступивших на вход счетчика, после которых состояния на выходе счетчика начинают повторяться. Счетчик называют суммирующим, если после каждого очередного импульса цифровой код на выходе счетчика увеличивается на единицу. В вычитающем счетчике после каждого импульса на входе счетчика цифровой код на выходе уменьшается на единицу. Счетчики, в которых возможно переключение с режима суммирования на режим вычитания, называют реверсивными.

Любой счетчик с модулем $K_{сч}$ может быть использован как делитель частоты входных сигналов с коэффициентом деления $K_{сч}$.

Счетчики могут быть с предварительной установкой. В таких счетчиках информация с входов предварительной установки передается на выходы счетчика по сигналу на специальном входе предварительной установки.

По способу переключения триггеров во время счета счетчики делятся на асинхронные и синхронные. Первые называются еще счетчиками с последовательным переносом, т. к. переход каждого триггера из одного состояния в противоположное происходит последовательно во времени. Входной переключающий сигнал непосредственно воздействует лишь на первый триггер и каждый триггер вырабатывает переключающий сигнал для следующего соседнего триггера.

Синхронные счетчики называются еще счетчиками с параллельным переносом, т. к. в них входной переключающий сигнал непосредственно воздействует на все триггеры счетчика, что обеспечивает одновременность переключения триггеров.

Счетчики создаются на основе Т-триггеров, получаемых из двухступенчатых D- или JK-триггеров.

Счетчик называется двоичным, если $K_{сч} = 2^m$, где m – целое число, $m > 0$.

На рисунке 10.1 приведена схема в Multisim четырехразрядного двоичного счетчика на основе двухступенчатых D-триггеров (см. рисунок 7.9), преобразованных в Т-триггеры.




Рисунок 10.1 – Схема в Multisim четырехразрядного двоичного счетчика на основе D-триггеров, преобразованных в Т-триггеры

На рисунке 10.2 приведена схема в Multisim восьмиразрядного реверсивного двоичного счетчика с предварительной загрузкой на основе двух микросхем 74LS193D (K155ИЕ7), работающих в режиме суммирования.




Рисунок 10.2 – Схема для исследования работы в Multisim восьмиразрядного реверсивного двоичного счетчика с предварительной загрузкой на основе двух микросхем 74LS193D (K155ИЕ7), работающих в режиме суммирования

Задачи для самостоятельного решения.

Задача 1. Рассчитайте $K_{сч}$ счетчика, изображенного на рисунке 10.1.

Задача 2. Какие изменения необходимо сделать в схеме (см. рисунок 10.2), чтобы перевести счетчик в режим вычитания?

Задача 3. Какое устройство реализовано на логических элементах DD2C и DD2D (рисунок 10.2)?

Задача 4. Как осуществляется предварительная запись числа в счетчик на микросхемах DD3 и DD4 (см. рисунок 10.2)?

Задача 5. В каком диапазоне осуществляется подсчет числа импульсов счетчиком на микросхемах DD3 и DD4 (см. рисунок 10.2)?

11 Проектирование и моделирование в среде Multisim работы двоично-десятичных счетчиков импульсов

Краткие теоретические сведения.

Счетчики с коэффициентами пересчета, отличающимися от двоичных, могут быть построены путем введения дополнительных связей в двоичные счетчики.

Существуют общие методы построения счетчиков с любым заданным $K_{сч}$. Один из этих методов заключается в немедленном сбросе в нуль счетчика, установившегося в комбинацию, соответствующую числу $K_{сч}$. Другой метод построения счетчика с заданным $K_{сч}$ основан на использовании начальной установки. Этот метод заключается в том, что счет каждый раз начинается не с нуля, как обычно, а с некоторого числа. Оно и определяет $K_{сч}$.

Счетчик называют двоично-десятичным (десятичным), если $K_{сч} = 10^p$, где p – целое число, $p > 0$.

На рисунке 11.1 приведена схема в Multisim четырехразрядного двоично-десятичного счетчика на основе микросхемы 7490N (K155IE2). Логический элемент DD3A (4И) может быть использован для изменения коэффициента $K_{сч}$.

Генератор одиночного импульса




Рисунок 11.1 – Схема для исследования в Multisim работы четырехразрядного двоично-десятичного счетчика на основе микросхемы 7490N (K155IE2)

На рисунке 11.2 приведена схема в Multisim четырехразрядного двоично-десятичного счетчика на основе микросхемы 7490N (K155IE2), считающего до восьми ($K_{сч} = 8$).

Задачи для самостоятельного решения.

Задача 1. Какие изменения надо сделать в схеме, изображенной на рисунке 11.2, чтобы $K_{сч}$ был равен 6?

Задача 2. Зачем в микросхеме DD2 (см. рисунок 11.2) соединяют вход INB (вывод 1) и выход QA (вывод 12)?

Задача 3. Какие изменения надо сделать в схеме, изображенной на рисунке 11.2, чтобы $K_{сч}$ был равен 9?

Генератор одиночного импульса




Рисунок 11.2 – Схема для исследования в Multisim работы четырехразрядного двоично-десятичного счетчика на основе микросхемы 7490N (K155IE2) с $K_{сч} = 8$

12 Проектирование и моделирование работы в среде MultiSim схем с использованием запоминающих устройств

Краткие теоретические сведения.

Запоминающие устройства можно разделить на энергонезависимые постоянные запоминающие устройства (ПЗУ) или ROM (read only memory) и энергозависимые оперативные запоминающие устройства (ОЗУ) или RAM (Random Access Memory). В микропроцессорных системах обычно используются устройства памяти в виде интегральных схем.

ПЗУ и ОЗУ состоят из ячеек, каждая из которых имеет собственный адрес. Все ячейки содержат одинаковое число бит. Обычно в одной ячейке хранится восьмиразрядное двоичное число – 1 байт информации (8 бит). Соседние ячейки имеют последовательные адреса. Адреса ячеек памяти так же, как и данные, выражаются в двоичных числах.

К основным параметрам устройств памяти относятся: информационная ёмкость, потребляемая мощность, время хранения, быстродействие.

Информационная ёмкость – это объём памяти, т. е. количество кодов k которые могут в ней храниться, и разрядность этих кодов m . Информационная ёмкость N определяется выражением $N = k \cdot m$.

Для обозначения количества ячеек памяти используются следующие специальные единицы измерения:

1 К – это 1024, т. е. 2^{10} (читается «кило»);

1 М – это 1048576, т. е. 2^{20} (читается «мега»);

1 Г – это 1073741824, т. е. 2^{30} (читается «гига»).

Принцип организации памяти записывается следующим образом: сначала пишется количество ячеек, а затем через знак умножения (косой крест) пишется разрядность кода, хранящегося в одной ячейке. Например, организация памяти 64Кх8 означает, что память имеет 64К, т. е. 65536 ячеек и каждая ячейка восьмиразрядная. Информационная ёмкость $N = 65536 \cdot 8 = 524288$ бит.

Потребляемая мощность – мощность, потребляемая микросхемой памяти в установившемся режиме работы.

Быстродействие – промежуток времени, необходимый для записи или считывания информации.

Микросхемы памяти имеют следующие информационные выводы:

– *адресные* $A_0 \dots A_n$ (входные), образующие *шину адреса* (ША) памяти. Код на адресных линиях представляет собой двоичный номер ячейки памяти, к которой происходит обращение в данный момент. Количество адресных разрядов определяет количество ячеек памяти: при количестве адресных разрядов n количество ячеек памяти равно 2^n ;

– *данных* $D_0 \dots D_m$ (входные/выходные), образующие *шину данных* (ШД) памяти. Код на линиях данных представляет собой содержимое той ячейки памяти, к которой производится обращение в данный момент. Количество разрядов данных определяет количество разрядов всех ячеек памяти (обычно оно бывает равным 1, 4, 8, 16);

– *управляющие* (входные), которые определяют режим работы микросхемы. В большинстве случаев у микросхем памяти имеется вход выбора микросхемы CS (их может быть несколько, объединенных по функции И).

На рисунке 12.1 приведена схема подключения к микропроцессору DD1 (KP1830BE31) микросхемы ПЗУ DD3 (K573PФ4) с информационной емкостью 8 Кбайт.




Рисунок 12.1 – Схема подключения к микропроцессору KP1830BE31 микросхемы ПЗУ K573PФ4

Номер ячейки ПЗУ *DD3* выбирается сигналами, поступающими на её адресные входы *A0...A12* с системной шины адреса, которая начинается с выходов *0...7* регистра *DD2*, в котором временно хранится младший байт адреса, и выходов порта *P2 DD1* (старший байт адреса). Чтение данных, передаваемых по проводникам *D0...D7*, представляющих собой системную шину данных (ШД), разрешается подачей сигнала низкого уровня на вход *CS* ПЗУ *DD3* и сопровождается синхросигналом *PSEN*, поступающим от микропроцессора *DD1*.

На рисунке 12.2 приведена схема подключения к микропроцессору *DD1* (КР1816ВЕ51) микросхемы ОЗУ *DD3* (НМ62256) с информационной емкостью 32 Кбайта.




Рисунок 12.2 – Схема подключения к микропроцессору КР1816ВЕ51 микросхемы ОЗУ НМ62256

Номер ячейки ОЗУ выбирается сигналами, поступающими на её адресные входы $A0...A14$ с системной шины адреса. Чтение и запись данных, передаваемых по проводникам $D0...D7$ (ШД), разрешается подачей сигнала низкого уровня на вход $CE\ DD3$ и сопровождается синхросигналами, поступающими от $DD1$ по проводникам RD и WR . Регистр $DD2$ используется для временного хранения младшего байта адреса.

На рисунке 12.3 приведена схема для исследования работы с информационной емкостью 32768 бит и организацией 4096×8. Ячейки ОЗУ, в которых записываются и хранятся до следующей записи двоичные числа (данные), подаваемые на входы $D0...D7$, выбираются по шине адреса $A0...A11$.

Записываемые в ячейку данные (восьмиразрядные двоичные числа) устанавливаются переключателями в блоке $S1$. Адрес ячейки устанавливается переключателями блоков $S3$ и $S4$. Для записи данных в выбранную ячейку на вход $WE\ DD1$ верхним переключателем $S2$ надо подать «1». Если на $CS\ DD1$

перед этим была подана «1», произойдет запись данных. Для считывания данных из ячейки ОЗУ необходимо зарегистрировать сигналы на адресных входах $A0...A11$ DD1 и на её вход WE подать сигнал низкого уровня («0»), а на вход CS – высокого уровня («1»). При выборе режима работы ОЗУ можно руководствоваться данными, приведенными в таблице 12.1.




Рисунок 12.3 – Схема для исследования работы ОЗУ в Multisim

Таблица 12.1 – Режимы работы ОЗУ

Режим работы	Вход			Выход Q
	CS	WE	Dm	
Запись	1	1/0	0	0
Считывание	1	0	1	1
Запрет записи и считывания	0	X	0	Q^t
	0	X	1	Q^t

В ячейках таблицы Q^t означает последнее состояние выходов до подачи управляющего сигнала $CS = 1$.

Задачи для самостоятельного решения.

Задача 1. Нарисовать электрическую принципиальную схему подключения к микропроцессору КР1816ВЕ51 микросхемы оперативного запоминающего устройства НМ64128 с информационной емкостью 16 Кбайт.

Задача 2. Нарисовать электрическую принципиальную схему подключения к микропроцессору КР1830ВЕ31 микросхемы постоянного запоминающего устройства К573РФ7 с информационной емкостью 32 Кбайта.

Задача 3. Нарисовать электрическую принципиальную схему подключения к микропроцессору КР1830ВЕ31 микросхемы постоянного запоминающего устройства К573РФ2 микросхемы оперативного запоминающего устройства К537РУ10.


13 Проектирование и моделирование в среде MultiSim схем с использованием АЦП и ЦАП

Краткие теоретические сведения.

Аналого-цифровые преобразователи (АЦП). Большинство датчиков, от которых получают измерительную информацию о физических величинах, имеют аналоговые выходные сигналы. Для их ввода в цифровой прибор требуется предварительное преобразование в цифровой формат. Это делается с помощью АЦП, которые преобразуют аналоговые значения в цифровые с заданной точностью.

При таком преобразовании осуществляется квантование аналогового сигнала, т. е. мгновенные значения аналогового сигнала ограничиваются определенными уровнями, называемыми уровнями квантования.

Характеристика идеального квантования имеет вид, приведенный на рисунке 13.1.



Квантование представляет собой округление аналоговой величины до ближайшего уровня квантования, т. е. максимальная погрешность квантования равна $\pm 0,5h$ (h — шаг квантования).

К основным характеристикам АЦП относят число разрядов, время преобразования t_{np} , величину опорного напряжения U_{on} , величину напряжения питания U_n , нелинейность и др. Число разрядов — количество разрядов кода, связанного с аналоговой величиной, которое может вырабатывать АЦП.

Разрешающую способность АЦП определяют величиной, обратной максимальному числу кодовых комбинаций на выходе АЦП. Так, 10-разрядный АЦП имеет разрешающую способность $(2^{10} = 1024)^{-1}$, т. е. при шкале АЦП, соот-

ветствующей 5 В, абсолютное значение шага квантования равно 5 мВ. Время преобразования t_{np} – интервал времени от момента заданного изменения сигнала на входе АЦП до появления на его выходе соответствующего устойчивого кода.

Опорное напряжение определяет максимальное напряжение на входе АЦП, его значение соответствует коду 1023 для 10-разрядного АЦП. Например, при $U_{on} = 5$ В и нулевом входном напряжении 10-разрядное АЦП выдаст на выходе нуль, при входном напряжении 2,5 В на выходе будет значение 512 (половина от 1023), при входном напряжении 5 В выходной код будет равен 1023.

При $U_{on} = 2,5$ В и нулевом входном напряжении 12-разрядное АЦП выдаст при нулевом входном напряжении на выходе нуль, при напряжении 1,25 В на выходе будет значение 2048 (половина от 4095), при входном напряжении 2,5 В выходной код будет равен 4095. Очевидно, что чем выше разрядность АЦП и меньше U_{on} , тем меньше шаг квантования.

Широкое распространение получили АЦП в интегральном исполнении с последовательным считыванием данных. Они используются в составе микропроцессорных устройств.

Например, микросхема AD7417 фирмы AnalogDevice представляет собой десятиразрядный АЦП.

Основные его параметры следующие:

- время преобразования 15 мкс;
- количество аналоговых входов – 4;
- встроенный температурный датчик ($-55\text{ }^{\circ}\text{C} \dots +125\text{ }^{\circ}\text{C}$);
- встроенный индикатор превышения температурного порога;
- широкий диапазон напряжений питания ($+2,7 \dots +5,5$ В);
- I²C совместимый интерфейс.

Условное обозначение микросхемы на электрических схемах приведено на рисунке 13.2.




Рисунок 13.2 – Условное обозначение микросхемы АЦП AD7417

Назначение выводов:

- VCC – питание +5 В;
- GND – общий вывод;
- SDA – последовательная двунаправленная шина данных I²C;
- SCL – цифровой вход тактовых импульсов интерфейса I²C;

– *OTI* – выход цифрового сигнала индикатора превышения температурного порога. Выход устанавливается, если результат преобразования по каналу *A0* больше, чем 8-битовое число, хранящееся в регистре *OTR*;

– *REF* – вход внешнего опорного напряжения +2,5 В. Чтобы использовать внутренний источник опорного напряжения, необходимо соединить этот вывод с выводом *GND*;

– *Conv* – вход цифрового сигнала начала аналого-цифрового преобразования. Если импульс больше 4 мкс, то его отрицательный фронт запускает цикл преобразования;

– *Ain1...Ain4* – аналоговые входные каналы;

– *A0...A2* – три программируемых бита адреса микросхемы для последовательного интерфейса *I²C*.

Микросхема AD7994 фирмы AnalogDevice представляет собой двенадцатизрядный АЦП. Условное обозначение микросхемы на электрических схемах приведено на рисунке 13.3.

1	AGND	A/D	AGND	16
2	AGND		SCL	15
3	AGND		SDA	14
4	AGND		ALERT	13
5	Vdd		ConvST	12
6	REFin		AS	11
7	Ain1		Ain2	10
8	Ain3		Ain4	9

Рисунок 13.3 – Условное обозначение микросхемы АЦП AD7994

Основные параметры его следующие:

- количество аналоговых входов – 4;
- встроенный температурный датчик (–55 °С...+125 °С);
- встроенный индикатор превышения температурного порога;
- широкий диапазон напряжений питания (+2,7...+5,5 В);
- *I²C* совместимый интерфейс.

Назначение выводов:

- *Vdd* – питание +5 В;
- *AGND* – общий вывод;
- *SDA* – последовательная двунаправленная шина данных *I²C*;
- *SCL* – цифровой вход тактовых импульсов интерфейса *I²C*;
- *REFin* – вход внешнего опорного напряжения. Чтобы использовать внутренний источник опорного напряжения, необходимо соединить этот вывод с выводом *GND*;

– *ConvST* – вход цифрового сигнала начала аналого-цифрового преобразования. Если импульс больше 4 мкс, то его отрицательный фронт запускает цикл преобразования;

– *Vin1...Vin4* – аналоговые входные каналы.

Пример подключения АЦП AD7994 к микропроцессору серии MCS-51 с одним аналоговым датчиком приведен на рисунке 13.4. Аналоговый сигнал от датчика через разъём XS1 поступает на аналоговый вход *Ain1* АЦП DD2. После преобразования данные считываются микропроцессором DD1 по шине *SDA*.

Цифроаналоговые преобразователи (ЦАП). Предназначены для преобразования цифровых сигналов в аналоговые. Такое преобразование необходимо, например, при восстановлении аналогового сигнала, предварительно преобразованного в цифровой для передачи на большое расстояние или хранения (таким сигналом, в частности, может быть звук).

Другой пример использования такого преобразования – получение управляющего сигнала при цифровом управлении устройствами, режим работы которых определяется непосредственно аналоговым сигналом (что, в частности, имеет место при управлении электродвигателями).




Рисунок 13.4 – Пример подключения АЦП AD7994 к микропроцессору серии MCS-51

Основными параметрами ЦАП являются:

- шаг квантования (разрешающая способность) – приращение выходного сигнала при изменении входного кода на единицу младшего разряда. Определяется числом разрядов, чем больше число разрядов, тем меньше шаг квантования;
- диапазон изменения выходного сигнала или максимальное выходное напряжение $U_{\max}$;
- максимальная частота преобразования $f_{\max}$, при которой параметры преобразователя соответствуют заданным значениям.

Эта характеристика определяет быстродействие преобразователя. Оно оценивается по времени изменения сигнала на выходе при изменении старшего разряда входного кода.

Не менее важными параметрами ЦАП являются метрологические характеристики. Их получают, сравнивая идеальную характеристику преобразования с реальной. Характеристика преобразования – это ступенчатая кривая, полу-

чаемая на выходе ЦАП при последовательном изменении входного кода от минимального до максимального. Если аппаратных погрешностей нет, то средние точки ступенек характеристики располагаются на прямой линии. В реальных преобразователях размеры и форма ступенек могут отличаться от идеальных.

Максимальное отклонение значения выходного сигнала от идеального во всем диапазоне преобразования – это нелинейность преобразователя. Измеряется в долях кванта или по отношению к диапазону изменения выходного сигнала. Оценивают также разность между максимальными расчетными и фактическими значениями выходного сигнала (погрешность шкалы), смещение характеристики преобразования, значение шумов, чувствительность к изменению напряжения питания, температурную стабильность и др.

Микросхемы ЦАП, выпускаемые промышленностью, различаются количеством разрядов (от 8 до 24), быстродействием (время преобразования от наносекунд до микросекунд), величиной опорного напряжения, погрешностью преобразования и другими параметрами. На рисунке 13.5 приведена схема для моделирования работы 8-разрядного ЦАП IDAC8 в Multisim.




Рисунок 13.5 – Схема для моделирования работы ЦАП IDAC8 в Multisim

На входы $D7...D0$ ЦАП $DD1$ подается 8-разрядное двоичное число с помощью переключателей $J1$. Опорное напряжение на ЦАП поступает от источника $V3$. Выходной сигнал ЦАП усиливается усилителем на $DA1$.

На рисунке 13.6 приведена схема для моделирования в Multisim работы генератора пилообразного напряжения, реализованного на двух четырех-разрядных двоичных счетчиках $DD1$, $DD2$ и 8-разрядного ЦАП $DD3$.

Задачи для самостоятельного решения.

Задача 1. Разработайте схему подключения трех аналоговых датчиков к АЦП AD7994, работающему совместно с микропроцессором серии MCS-51.

Задача 2. Разработайте схему подключения АЦП AD7417 к микропро-

цессору серии MCS-51.

Задача 3. По величине двоичного кода, выставленного на входах $D7...D0$ DD1 (рисунок 13.5), и показаниям Пробника 1 определите шаг квантования ЦАП.

Задача 4. По величине параметров $R1$ и $R2$ усилителя на ОУ DA1 (см. рисунок 13.5) определите его коэффициент усиления.

Задача 5. Разработайте схему в Multisim для моделирования работы 16-разрядного ЦАП IDAC16.

Задача 6. По величине параметров $R1$ и $R2$ усилителя на ОУ DA1 (см. рисунок 13.6) определите его коэффициент усиления.

Задача 7. С какой частотой будут формироваться пилообразные импульсы на выходе DA1 (см. рисунок 13.6), если частота на выходе генератора XFG1 равна 256 кГц. Составьте схему в Multisim и исследуйте её работу.




Рисунок 13.6 – Схема для моделирования работы генератора пилообразного напряжения на ЦАП в Multisim

14 Проектирование схем подключения к процессорному устройству аналоговых и дискретных датчиков

Краткие теоретические сведения.

Совместимость цифровых и аналоговых электронных устройств обеспечивают АЦП. Диапазоны входных сигналов АЦП не всегда совпадают с диапазонами сигналов, генерируемых аналоговыми источниками. В этом случае возникает необходимость в использовании между ними дополнительных буферных устройств – усилителей напряжения или мощности. На рисунке 14.1 приведена схема, обеспечивающая согласование выходного сигнала аналого-

вого датчика с входом АЦП. Аналоговый сигнал от датчика через разъем *XS1* поступает на вход усилителя на *DA1* и далее на АЦП *DD2*. После преобразования в цифровой код считывается микропроцессором *DD1*.




Рисунок 14.1 – Пример подключения аналогового датчика к микропроцессорному устройству

На рисунке 14.2 приведена схема подключения клавиши *SA1*, выполняющей функцию дискретного датчика, и переменного резистора *R2*, выполняющего функцию аналогового датчика, к контроллеру ATmega32U4.




Рисунок 14.2 – Схема подключения датчиков к контроллеру ATmega32U4

Когда клавиша *SA1* не нажата, между двумя ее выводами электрическое соединение отсутствует, так что нижний её вывод подключен к общей ши-

не *GND* через резистор *R3* и на вывод 29 (*PB5*) контроллера *DD1* подается сигнал *LOW*, или «0». При нажатии на клавишу устанавливается соединение между двумя её выводами и на этот вывод подается 5 В (сигнал *HIGH* или «1»). Аналоговый сигнал (напряжение в диапазоне от 0 до +5 В, формируемое переменным резистором *R2*) поступает через вывод 36 (*PF7*) *DD1* на входстроенного в контроллер десятиразрядного АЦП.

Задачи для самостоятельного решения.

Задача 1. Разработайте электрическую принципиальную схему подключения к микропроцессору из семейства *MC-51* двух аналоговых датчиков с использованием операционных усилителей и АЦП (см. пример, приведенный на рисунке 14.1).

Задача 2. Разработайте электрическую принципиальную схему подключения к контроллеру *ATmega32U4* двух аналоговых и одного дискретного датчиков.

15 Проектирование схем подключения к процессорному устройству индикаторов и дисплеев

Краткие теоретические сведения.

К периферийному оборудованию приборов на основе микроконтроллеров, кроме рассмотренных ранее датчиков, относятся дисплеи и устройства сигнализации.

На рисунке 15.1 показан 4-разрядный семисегментный LED-индикатор с *I²C* драйвером *TM1637*.




Рисунок 15.1 – Внешний вид 4-разрядного LED-дисплея с *I²C* драйвером *TM1637*

Он имеет следующие характеристики:

- четыре семисегментные цифры и разделительные точки с общим анодом;
- четыре контакта подключения;
- регулируемую яркость – до восьми уровней яркости;
- логические уровни – 5 или 3,3 В;
- ток потребления – до 80 мА.

Интерфейс управления:

- *GND* – общий;
- *VCC* – питание;
- *DIO* – вход данных;
- *CLK* – вход стробирования данных.

Схема подключения к плате Arduino Nano 4-разрядного LED-дисплея с *I²C* драйвером TM1637 показана на рисунке 15.2.




Рисунок 15.2 – Схема подключения к плате Arduino Nano 4-разрядного LED-дисплея с *I²C* драйвером TM1637

На рисунке 15.3 показана микросхема жидкокристаллического индикатора (ЖКИ) WM-C1602N.




Рисунок 15.3 – Условное обозначение на схемах микросхемы ЖКИ WM-C1602N

Она имеет две строки по 16 символов. Индикатор работает под управлением встроенного контроллера. Назначение выводов у этой микросхемы следующее:

- *VCC* – питание +5 В;
- *GND* – общий вывод;
- *Contrast* – вход для регулировки контрастности изображения символов

на индикаторе;

- *RS* – вход выбора регистра: 0 – регистр команд; 1 – регистр данных;
- *RW* – выбор режима записи или чтения;
- *E* – вход разрешения чтения/записи;
- *DB0...DB7* – выводы для передачи данных.

Схема подключения к плате Arduino LCD-дисплея WM-C1602N показана на рисунке 15.4.

Модуль оборудован четырехконтактным разъемом, в котором:

- *SCL* – последовательная линия тактирования (SerialClock);
- *SDA* – последовательная линия данных (SerialData);
- *VCC* – «+» питания;
- *GND* – «–» питания.




Рисунок 15.4 – Схема подключения к плате Arduino LCD-дисплея WM-C1602N

Для работы с данным модулем используется библиотека `LiquidCrystal_I2C1602V1`.

На рисунке 15.5 показана микросхема жидкокристаллического индикатора WM-C1602N совместно с клавиатурой.




Рисунок 15.5 – Жидкокристаллический индикатор WM-C1602N с клавиатурой

В состав платы входит LCD-дисплей и шесть кнопок. Контакты 4...10 задействованы для управления LCD-дисплеем. На аналоговый контакт 0 считываются сигналы с кнопок. Дисплей в данной сборке работает в четырехбитном режиме. Подключение производится путем стыковки дисплея с платой из семейства Arduino (Diecimila, Duemilanove, UNO, Mega, Mega2560, Mega ADK).

На рисунке 15.6 приведена электрическая принципиальная схема подключения к контроллеру *DD1* (ATmega32U4) светодиода *HL1* и динамика *BA1* в качестве устройств световой и звуковой сигнализации.




Рисунок 15.6 – Схема подключения светодиода и динамика к контроллеру ATmega32U4 в качестве устройств световой и звуковой сигнализации

На рисунке 15.7 приведена схема подключения к контроллеру *DD1* (ATmega32U4) клавиатуры (*SB2...SB5*) и ЖК-дисплея *HG1* (WM-C1602N) с *I²C* драйвером TM1637.




Рисунок 15.7 – Схема подключения клавиатуры и дисплея к контроллеру ATmega32U4

Задачи для самостоятельного решения.

Задача 1. Разработайте электрическую принципиальную схему подключения к контроллеру Arduino Nano 4-разрядного LED-дисплея с I^2C драйвером TM1637.

Задача 2. Разработайте электрическую принципиальную схему подключения к контроллеру Arduino UNO LCD-дисплея WM-C1602N.

Задача 3. Разработайте электрическую принципиальную схему подключения к контроллеру ATmega32U4 двух светодиодов и одного динамика.

16 Проектирование схем подключения к процессорному устройству исполнительных устройств

Краткие теоретические сведения.

Микропроцессорные устройства в интегральном исполнении вырабатывают слабые по мощности электрические сигналы и для управления мощными исполнительными устройствами, подключаемыми к ним, могут быть использованы в качестве буферных элементов электромагнитные реле. На рисунке 16.1 показан внешний вид реле SRD-05VDC. Данное реле управляется напряжением +5 В и способно коммутировать токи до 10 А с напряжением питания исполнительного устройства до 250 В.




Рисунок 16.1 – Внешний вид реле SRD-05VDC

Реле имеет две отдельные цепи: цепь управления, представленную контактами A1, A2, и управляемую цепь, представленную контактами 1...3. Цепи никак не связаны между собой (рисунок 16.2).




Рисунок 16.2 – Коммутационная схема реле SRD-05VDC

Релейный модуль имеет три вывода:

- 1) VCC: «+» питания;

- 2) *GND*: «—» питания;
- 3) *IN*: вывод входного сигнала.

Для управления электродвигателем можно использовать реле. Схема его подключения к контроллеру через реле приведена на рисунке 16.3.




Рисунок 16.3 – Схема подключения электродвигателя к плате Arduino через реле SRD-05VDC

Работу электродвигателя также можно реализовать в реверсивном режиме (обеспечить вращение в обе стороны). Для этого нужно использовать два реле (рисунок 16.4).




Рисунок 16.4 – Схема подключения электродвигателя к контроллеру, обеспечивающая реверс вращения его вала

Пример решения задачи.

Задача. Нарисовать схему подключения к контроллеру ATmega32U4 реле SRD-05VDC и электродвигателя постоянного тока.

Решение

Руководствуясь справочными данными контроллера ATmega32U4 и реле SRD-05VDC, схему подключения выполним, как показано на рисунке 16.5.




Рисунок 16.5 – Схема подключения к контроллеру ATmega32U4 реле SRD-05VDC и электродвигателя постоянного тока

Задачи для самостоятельного решения.

Задача 1. Разработайте электрическую принципиальную схему подключения к контроллеру ATmega32U4 реле SRD-05VDC и светодиода для световой сигнализации его срабатывания.

Задача 2. Разработайте электрическую принципиальную схему подключения к контроллеру ATmega32U4 электродвигателя через реле SRD-05VDC и светодиода для световой сигнализации запуска электродвигателя.

Задача 3. Разработайте принципиальную схему, обеспечивающую реверс вращения электродвигателя, на контроллере ATmega32U4 с использованием двух реле SRD-05VDC.

Список литературы

- 1 **Марченко, А. Л.** Электротехника и электроника : учебник: в 2 т. / А. Л. Марченко. – М. : ИНФРА-М, 2023. – Т. 1. – 574 с.
- 2 **Марченко, А. Л.** Электротехника и электроника : учебник: в 2 т. / А. Л. Марченко. – М. : ИНФРА-М, 2023. – Т. 2. – 391 с.
- 3 **Валенко, В. С.** Электроника и микросхемотехника: учеб. пособие / В. С. Валенко, М. С. Хандогин. – Минск : Бестпринт, 2003. – 320 с.
- 4 **Новиков, Ю. В.** Введение в цифровую схемотехнику: учеб. пособие / Ю. В. Новиков. – М. : Бином; Лаборатория знаний, 2007. – 343 с.